


Progettazione Elettronica Digitale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Analisi delle prestazioni dei circuiti logici

- ➔ Ritardi
- ➔ Potenza
- ➔ Effetto delle interconnessioni




Contenuti di questa lezione

- Modelli dei MOS per il calcolo dei ritardi
- Ritardi tra porte
- Effetto del carico
- Consumo di potenza statica e dinamica
- Interconnessioni e modelli
- Generazione e distribuzione del clock

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Transistore MOS a canale n


- Quattro terminali: Gate, Source, Drain, Body
  - Il Body è a potenziale fisso, tipicamente a ground nel MOS a canale n, e non lo consideriamo
- Sezione Gate–Ossido–Body sembra un condensatore
  - Gate e body sono conduttori
  - SiO_2 (biossido di silicio) è un ottimo isolante
  - Condensatore **metallo–ossido–semiconduttore (MOS)**
  - Il gate molto spesso non è di metallo ma di silicio policristallino (Polysilicon)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Il condensatore MOS


- Gate e Body formano un condensatore MOS
- Modi di funzionamento in funzione della tensione tra gate e body Vg
  - **Accumulo:** **Vg < 0**
  - **Svuotamento:** **0 < Vg < Vt**
  - **Inversione:** **Vg > Vt**
- Vt è detta tensione di soglia
  - "t" sta per threshold
- Si chiama inversione dato che abbiamo un eccesso di elettroni (cariche neg.) in un semiconduttore drogato di tipo p con abbondanza di lacune (cariche pos.)
- Si può realizzare anche con body drogato n





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Modello RC dei transistore MOS

- Interruttore tra Drain (D) e Source (S) con resistenza R_{on} e capacità tra Gate (G) e altri terminali








2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Circuito equivalente ingresso CMOS

- Diversi contributi capacitivi collegati al gate sono combinati in un'unica capacità equivalente





- Capacità nonlineare con la tensione applicata
  - Non è banale determinarne il valore, assumiamo che ci sia fornita

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Modello RC di una porta logica

- Es. 2 inverter CMOS in cascata





(a) Basso-alto




(b) Alto-Basso

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi tra porte


- Modello per l'uscita
  - Generatore di tensione V_A pari a V_{DD} (uscita a livello alto) o 0 (uscita a livello basso)
  - Resistenza serie pari a R_p (uscita a livello alto) o R_n (uscita a livello basso)
- Modello per l'ingresso
  - Gruppo $R_I C_I$
    - In tecnologia CMOS, R_I è infinita (circuito aperto)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi tra porte: transizione L → H

- Modello per l'uscita
  - Generatore di tensione V_A pari a V_{DD} (uscita a livello alto) o 0 (uscita a livello basso)
  - Resistenza serie pari a R_p (uscita a livello alto) o R_n (uscita a livello basso)
- Modello per l'ingresso
  - Gruppo $R_I C_I$
    - In tecnologia CMOS, R_I è infinita (circuito aperto)
- V_B è un esponenziale
  - La variazione di stato (L → H) viene riconosciuta quando V_B attraversa V_T
  - **Ritardo t_{LH}**







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi tra porte: transizione H → L

- Modello per l'uscita
  - Generatore di tensione V_A pari a V_{DD} (uscita a livello alto) o 0 (uscita a livello basso)
  - Resistenza serie pari a R_p (uscita a livello alto) o R_n (uscita a livello basso)
- Modello per l'ingresso
  - Gruppo $R_I C_I$
    - In tecnologia CMOS, R_I è infinita (circuito aperto)
- V_B è un esponenziale
  - La variazione di stato (H → L) viene riconosciuta quando V_B attraversa V_T
  - **Ritardo t_{HL}**







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi tra porte: transizione H → L

- Modello per l'uscita
  - Generatore di tensione V_A pari a V_{DD} (uscita a livello alto) o 0 (uscita a livello basso)
  - Resistenza serie pari a R_p (uscita a livello alto) o R_n (uscita a livello basso)
- Modello per l'ingresso
  - Gruppo $R_I C_I$
    - In tecnologia CMOS, R_I è infinita (circuito aperto)
- V_B è un esponenziale
  - La variazione di stato (H → L) viene riconosciuta quando V_B attraversa V_T
  - **Ritardo t_{HL}**







Con questo modello e con $R_I = \infty$ si ha $V_L = 0$ e $V_H = V_{DD}$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esempio di calcolo

- Calcolare t_{LH} tra due porte con
  - V_T = 2 V, V_{DD} = 4 V, V_L = 0 V
    R_l = 1 MΩ, C_l = 50 pF,
    $R_n = R_p$ = 200 Ω,
- Scrivere la $V(t)$, calcolando $V(0)$, $V(\infty)$ e τ
- Calcolare il valore di t per il quale $V(t) = V_T$







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esempio di calcolo

- Calcolare t_{LH} tra due porte con
  - V_T = 2 V, V_{DD} = 4 V, V_L = 0 V
    R_I = 1 MΩ, C_I = 50 pF,
    $R_n = R_p$ = 200 Ω,
- Scrivere la $V(t)$, calcolando $V(0)$, $V(\infty)$ e τ
  - $V(t) = V(\infty) + [V(0) - V(\infty)]e^{-t/\tau}$
  - $\tau = C_I(R_p \| R_I) \cong C_I R_p = 200\,\Omega \cdot 50 \cdot 10^{-12}\,\mathrm{F} = 1\,\mathrm{ns}$
  - $V(0) = 0\,\mathrm{V},\ \ V(\infty) = V_{DD} \cdot R_I/(R_I + R_p) \cong V_{DD} = 4\,\mathrm{V}$
- Calcolare il valore di t per il quale $V(t) = V_T$
  - $e^{-t/\tau} = \frac{V_T - V(\infty)}{V(0) - V(\infty)}$
  - $t = \tau \cdot \ln\left(\frac{V(0)-V(\infty)}{V_T - V(\infty)}\right) = 10^{-9} \cdot \ln\left(\frac{-4\,\mathrm{V}}{-2\,\mathrm{V}}\right) = 0.69\,\mathrm{ns}$






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tempi di transizione


- Tempi di transizione: salita (rise) e discesa (fall)
  - definiti tra $10\,\%$ e $90\,\%$ della variazione di un **singolo segnale**



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Porte CMOS

- Carica/scarica celle RC
  - R_p e R_n hanno valori simili
  - Carica e scarica hanno costanti di tempo simili
  - Simmetria delle transizioni: $\tau_{LH} = C_l R_p \cong \tau_{HL} = C_l R_n$



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Porte con uscita Open Drain


- L'uscita della porta presenta solo il transistore di pull-down (R_n)
- È necessaria una resistenza esterna di pull-up (R_{pu})

→ V_L è maggiore di zero, V_H è minore di V_{DD}


- $V_L = V_{DD} \cdot R_n/(R_n+R_{PU})$, $V_H = V_{DD} - R_{PU} I_{off}$

○ $R_{PU} \gg R_n$, altrimenti V_L non è sufficientemente bassa

○ Carica e scarica hanno costanti di tempo *molto diverse*




$\tau_{LH} = C\ R_{PU}$ $\tau_{HL} = C\ R_n//R_{PU}$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Misure su componenti reali

- Misure all'oscilloscopio in laboratorio
- Uscita CMOS
  - R_n e R_p: stesso ordine di grandezza
  - Simmetria (o quasi) delle transizioni:
    $\tau_{LH} \cong \tau_{HL}$
  - R, C più piccoli
    → minor ritardo
- Uscita Open Drain
  - Transizioni asimmetriche






transitorio L→H lento
(τ_{LH} = C R_{PU})


transitorio
H→L veloce
(τ_{HL} = C R_n//R_{PU})

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Resistenza equivalente nel caso generale

- La resistenza equivalente modella il percorso conduttivo. Non è fissa, ma varia in base allo stato degli ingressi, che attivano diversi transistor
- I transistor NMOS (pull-down) o PMOS (pull-up) conduttori formano "cammini" paralleli o in serie
- Per una certa combinazione di input, solo certi rami sono attivi
  - Serie: somma le resistenze dei transistor attivi (cammini lunghi → resistenza più alta)
  - Parallelo: è l'inverso della somma degli inversi (più cammini → resistenza più bassa)






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi di propagazione


- Ritardi tra ingressi e uscite di una porta (tempi di propagazione t_P)
  - Definiti con riferimento al $50\,\%$ della variazione V_{OH}-V_{OL}
  - Ritardi effettivi da valutare dalla $V_o(t)$ e V_T
  - Valutati tra **coppie di segnali** (in e out)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto del carico

- La costante di tempo dipende dalla resistenza di uscita R_o della porta a monte e dal carico, ossia dalle capacità di ingresso delle porte a valle
  - R_I è molto alta → si considera solo C_I
  - Aumentando il numero di carichi, aumenta la capacità totale C_{TOT}
    - Somma delle capacità di ingresso perché sono collegate tutte in parallelo
    - Aumentano ritardo e tempi di transizione
    - Transizioni troppo lente causano variazioni di stato multiple a causa del rumore




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto del carico


A1

- La costante di tempo dipende dalla resistenza di uscita R_o della porta a monte e dal carico, ossia dalle capacità di ingresso delle porte a valle
  - R_I è molto alta → si considera solo C_I
  - Aumentando il numero di carichi, aumenta la capacità totale C_{TOT}
    - Somma delle capacità di ingresso perché sono collegate tutte in parallelo
    - Aumentano ritardo e tempi di transizione
    - Transizioni troppo lente causano variazioni di stato multiple a causa del rumore



- Il massimo numero di ingressi collegabili a una uscita (**FANOUT**) è limitato dal carico capacitivo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Effetto del rumore su segnali con transizioni lente

A2

- Segnale di ingresso V_I attraversa soglia V_T di una porta logica
  - Senza rumore, gli attraversamenti della soglia sono singoli e ben definiti
  - Il rumore causa attraversamenti multipli della soglia
  - Argomento di approfondimento individuale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Consumo di potenza


A3

- Il funzionamento di qualunque modulo richiede energia
- L'energia necessaria viene fornita attraverso la tensione di alimentazione (V_{DD})
  - L'alimentazione avviene per lo più a tensione costante (5 V, 3,3 V, 2,5 V, 1,8 V, 1,0 V)
    - Come ottenere una tensione costante e stabile: argomento di approfondimento individuale
  - L'indicatore del "consumo" è la corrente assorbita dall'alimentazione
- Forti correnti
  - Richiedono conduttori "grossi" (problemi di ingombro e peso)
  - Causano disturbi elettromagnetici
  - Richiedono alimentatori più potenti
    - Apparati fissi: peso, ingombro, costo
    - Apparati portatili: minor autonomia delle batterie
- Consumi elevati determinano maggior calore da disperdere
  - Limite alla densità di integrazione; sistemi di packaging e di raffreddamento particolari
- Considerazioni energetico-ecologiche

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Potenza statica: P_S

- Potenza assorbita in assenza di commutazione
  - Assorbimento circa costante
  - Varia con la temperatura e la tensione di alimentazione
  - Modellabile come una corrente continua (I_{DC}) tra V_{DD} e GND




- $P_S = V_{DD} \cdot I_{DC}$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Consumo statico nelle strutture CMOS

- Condizioni statiche, no commutazioni
  - Uscita al livello basso: i pMOS di pull-up fanno passare una corrente di perdita $I_{off,p}$
    - $P_{S,L} = I_{off,p} \cdot V_{DD}$
  - Uscita al livello alto: gli nMOS di pull-up fanno passare una corrente di perdita $I_{off,n}$
    - $P_{S,H} = I_{off,n} \cdot V_{DD}$
  - $P_S = p \cdot P_{S,H} + (1\text{-}p) \cdot P_{S,L}$
    - p = probabilità di avere l'uscita a livello alto
      - Es. p = 0,5 (50 % H e 50 % L)




- Di solito il consumo statico veniva trascurato rispetto a quello dinamico
  - Nei circuiti più recenti e complessi diventa significativo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Potenza dinamica: P_D

- Potenza assorbita dall'alimentazione per eseguire una commutazione (H→L o L→H)
  - Corrente I_L che carica (e scarica) la capacità in uscita
  - Circola *solo* in corrispondenza delle commutazioni




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Calcolo della potenza dinamica


- Carica in un condensatore: $Q = C \cdot V$
- Corrente media I = carica elettrica trasferita in 1 secondo
  - Se il condensatore viene caricato da 0 a V e scaricato da V a 0 F volte al secondo, l'alimentazione fornisce una corrente media $F \cdot Q = F \cdot C \cdot V$
    - Nel nostro caso $V = V_{DD}$
- Potenza media $P_D = V_{DD} \cdot \langle I_L \rangle$
  - $\langle I_L \rangle$ = valor medio di I_L
  - Caricare e scaricare F volte al secondo una capacità C richiede una potenza

$$P_D = V_{DD} \cdot \langle I_L \rangle = V_{DD} \cdot F \cdot C \cdot V_{DD} = F\,C\,V_{DD}^2$$

dipende da V e C, che dipendono dalla tecnologia




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Relazione tra frequenza di commutazione e clock

- Nei circuiti sequenziali le commutazioni sono connesse ai periodi di clock
  - Frequenza F e frequenza di clock F_{CK} sono correlate
- Se l'uscita di una porta cambia stato ogni periodo di clock, la capacità associata viene caricata e scaricata $F = 1/2\ F_{CK}$ volte al secondo
  - $P_D = 1/2\ F_{CK}\ C\ V_{DD}^2$
- Se l'uscita di una porta cambia stato mediamente ogni N periodi di clock
  - $F = 1/(2N)\ F_{CK}$
  - $P_D = 1/(2N)\ F_{CK}\ C\ V_{DD}^2 = 1/2\ \alpha\ F_{CK}\ C\ V_{DD}^2$
- $\alpha = 1/N$ viene detta "activity"

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Come ridurre il consumo dinamico?


- Potenza dinamica: $P_D = F\,C\,V^2$
- Ridurre la frequenza di commutazione F
  - Operazioni più lente, richiedono più tempo
    - Inutile in termini di *energia totale* $E = P \cdot T$
  - Usare *algoritmi* che richiedono minor numero di commutazioni (operazioni logiche elementari)
- Ridurre la capacità C
  - Miglioramenti della tecnologia (dispositivi più piccoli)
- Ridurre l'escursione di tensione $V_H - V_L$ (nel nostro caso $V_H = V_{DD}$, $V_L = 0$)
  - Dipendenza *quadratica*, effetto *marcato*
  - Ridurre ΔV, ma mantenere i *margini di rumore* (logiche a bassa tensione)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Relazione frequenza-consumo




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Consumo statico e dinamico

- La Potenza statica P_S dipende dalla *corrente sotto-soglia* I_{off}, cioè dalla tecnologia del dispositivo (V_t)
- La Potenza dinamica P_D dipende dalla *tecnologia*, e soprattutto dal *carico capacitivo*
- Dispositivi integrati a *bassa potenza*
  - Prevale la *potenza statica*
- Dispositivi integrati ad *alta velocità*
  - Prevale la *potenza dinamica*


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Esempio di calcolo

- Calcolare il consumo di potenza **statica** e **dinamica** di un circuito CMOS con:
  - Alimentazione 2 V
  - In media N_{off} = 50,000,000 transistor spenti in ogni istante
  - N_I = 100,000,000 ingressi con C = 1 fF
  - Activity $\alpha = 0{,}1$
- In questi due casi:
  1. Frequenza di clock 200 MHz e I_{off} = 1 nA per dispositivo
  2. Frequenza di clock 2 GHz e I_{off} = 100 nA per dispositivo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Esempio di calcolo

- Calcolare il consumo di potenza **statica** e **dinamica** di un circuito CMOS con:
  - Alimentazione 2 V
  - In media N_{off} = 50,000,000 transistor spenti in ogni istante
  - N_I = 100,000,000 ingressi con C = 1 fF
  - Activity $\alpha = 0{,}1$
- In questi due casi:
  1. Frequenza di clock 200 MHz e I_{off} = 1 nA per dispositivo
  2. Frequenza di clock 2 GHz e I_{off} = 100 nA per dispositivo


1. $P_S = V_{DD}\, N_{off}\, I_{off}$ = 2 x 50E6 x 1E-9 = 0,1 W
   $P_D = 1/2\ \alpha\ F_{CK}\ (N_I\ C)\ V_{DD}^2$ = 1/2 x 0,1 x 200E6 x (100E6 x 1E-15) x $(2)^2$ = 4 W
2. $P_S = V_{DD}\, N_{off}\, I_{off}$ = 2 x 50E6 x 100E-9 = 10 W
   $P_D = 1/2\ \alpha\ F_{CK}\ (N_I\ C)\ V_{DD}^2$ = 1/2 x 0,1 x 2E9 x (100E6 x 1E-15) x $(2)^2$ = 40 W

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Consumo di potenza limita massima frequenza

- 1974-2005 Dennard scaling
  - Prestazioni esponenziali riducendo proporzionalmente tensione e dimensioni a densità di potenza costante, fino ai limiti fisici (~65 nm)
- ~2005: «muro termico»
  - Limiti scalamento tensione per limiti scalamento soglie
  - Aumento correnti leakage → Aumento esponenziale P_S
- Riduzione benefici dal parallelismo istruzioni (ILP)

➔ Multicore diventa soluzione economica e ingegneristica



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Effetto delle interconnessioni

- Connessioni all'interno dei circuiti integrati
  - Linee metalliche di resistenza e capacità non trascurabili
    - L'effetto RC determina ritardi aggiuntivi
    - Carica e scarica della capacità delle linee: potenza dinamica aggiuntiva
- Connessioni tra circuiti integrati su scheda elettronica
  - Linee di resistenza trascurabile, capacità e induttanza non trascurabili
    - Si comportano come "linee di trasmissione"
- Cavi che collegano schede elettroniche
  - Es. cavi coassiali in rame, doppini intrecciati, cavi in fibra ottica
    - Si comportano come "linee di trasmissione"

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto delle interconnessioni: peggioramento di F_{CK}


- Considerando solo i *ritardi interni* dei circuiti logici
  - Nessun ritardo nelle interconnessioni
  - Periodo minimo di clock:
    $T_{CK} \geq T_{CKmin} = t_{CK\text{-}Q} + t_L + t_{su}$
  - Max Frequenza di clock:
    $F_{CK} \leq F_{max} = 1/T_{CKmin}$
    - F_{max} $(t_{CK\text{-}Q}, t_L, t_{su})$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto delle interconnessioni: peggioramento di F_{CK}


- Considerando solo i *ritardi interni* dei circuiti logici
  - Nessun ritardo nelle interconnessioni
  - Periodo minimo di clock:
    $T_{CK} \geq T_{CKmin} = t_{CK\text{-}Q} + t_L + t_{su}$
  - Max Frequenza di clock:
    $F_{CK} \leq F_{max} = 1/T_{CKmin}$
    - $F_{max}\ (t_{CK\text{-}Q}, t_L, t_{su})$



- Considerando i *ritardi delle interconnessioni*
  - $T_{CKmin} = t_{CK\text{-}Q} + t_L + t_{su} + F(t_{P1}, t_{P2}, t_{P3})$
  - $F_{max} = 1/T_{CKmin}$
    - $F_{max}\ (t_{CK\text{-}Q}, t_L, t_{P1}, t_{P2}, t_{P3}, t_{su})$



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Skew e jitter di clock


A4

- A causa delle interconnessioni (e di altre non idealità), il segnale di clock non arriva a tutti gli elementi sequenziali nello stesso istante
  - Nasce uno «skew» t_K del clock
- Argomento di approfondimento individuale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Modello RC dell'interconnessione


- Interconnessione modellata con cella RC
  - Stessi modelli delle porte «driver» e «receiver», con R_{o}, R_{i}, C_{i}
  - Interconnessione con resistenza in serie R_{s}, capacità in parallelo C_{p}



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Modello RC dell'interconnessione

- Interconnessione modellata con cella RC
  - Stessi modelli delle porte «driver» e «receiver», con R_o, R_i, C_i
  - Interconnessione con resistenza in serie R_s, capacità in parallelo C_p



- Analogo comportamento:
  - Cella passa basso del primo ordine: $R = R_0 + R_S$, $C = C_I + C_P$
  - Risposta esponenziale al gradino: costante di tempo aumenta $R_0C_I \rightarrow (R_0+R_S)(C_I+C_P)$
  - Potenza dinamica aumenta $C_I \rightarrow C_I + C_P$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Modelli a parametri concentrati

- Analisi DC: conduttori equipotenziali:




$V1 = V2$, ma ….

- I conduttori reali hanno resistenza e induttanza



- Verso massa sono presenti capacità parassite e resistenze di perdita




R-C *R-L-C* G_P-R_S-*L*-*C*


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Modelli a parametri distribuiti

- *R*, *L* e *C* sono distribuite lungo tutto il conduttore



- Se *R*s e *G*p sono nulle → connessione senza perdite




- Aumentando il numero di celle si ottiene una linea di trasmissione (senza perdite)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Connessione con linea di trasmissione


- Comportamento atteso



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Connessione con linea di trasmissione


- Comportamento osservato sperimentalmente



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Linea di trasmissione

- Parametri di una linea di trasmissione:
  - Z_∞: Impedenza caratteristica,
  - L: lunghezza,
  - P: velocità di propagazione,
  - t_P: tempo di propagazione (di volo)



- A regime (DC) è un collegamento diretto (unico nodo, per linea senza perdite)
- Esempi: Piste su circuiti stampati (PCB), cavi (coassiali, cavi piatti, doppino, …)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Parametri linee di trasmissione

- Parametri fisici (dimensioni e materiali)
  - L_u: induttanza unitaria
  - C_u: capacità unitaria

- Parametri elettrici:
  - Z_∞: impedenza caratteristica (indicativa: 10…1000 Ω)
  - P: velocità di propagazione (0,6-0,8 c → 18-24 cm/ns)
  - Tempo di propagazione $t_P = L / P$
    - Tempo impiegato dal segnale elettrico per spostarsi lungo il conduttore


$$Z_\infty = \sqrt{\frac{L_U}{C_U}}$$

$$P = \frac{1}{\sqrt{L_U C_U}}$$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Cavi/linee di vario tipo

- Cavi coassiali
  - Z_∞ → 47 .... 100 Ω




- Cavi piatti
  - Z_∞ → 100 ... 1000 Ω



Doppino

- Z_∞ → 100 … 600 Ω




- Velocità *P*: 0,6 - 0,8 *c* (18-24 cm/ns)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Piste/linee su circuito stampato

- Piste su stampato, con piani di massa
- Impedenza caratteristica
  Z_∞ →10 ... 300 Ω
- Velocità di propagazione
  P: 0,6 - 0,8 *c*
  (18-24 cm/ns)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Linea pilotata con gradino di tensione


- Segnale digitale $(0 \rightarrow 1)$: gradino di tensione 0 V → V_A
- Modello lineare per driver, linea senza perdite
  - Il gradino $V_B(0)$ impresso sulla linea è dato dalla partizione di V_A su Ro e Z_∞

$$V_{B(0)} = V_A \frac{Z_\infty}{R_o + Z_\infty}$$

- Il primo gradino
  - Si sposta lungo il conduttore senza subire distorsioni
  - Impiega $t = t_P$ per spostarsi tra due punti



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Onda incidente e onda riflessa

- Il gradino si propaga lungo la linea, dal generatore verso il carico, da sinistra a destra:
  - onda PROGRESSIVA o INCIDENTE (*V*p1)
- In ogni punto della linea
  - $V(t) / I(t) = Z_\infty$ se Z_∞ è costante, *V* e *I* non variano
- Discontinuità del conduttore e carichi
  - Se varia Z_∞ ($Z_{\infty 1} \rightarrow Z_{\infty 2}$), *V* e *I* variano per mantenere $V / I = Z_1$
  - Le variazioni generano un'onda riflessa (regressiva), che si propaga da destra verso sinistra
  - L'onda riflessa ha comportamento analogo a quello dell'onda incidente (ulteriori riflessioni, …)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Lato opposto al driver: terminazione

- Linea chiusa su terminazione R_T (lato remoto)
  - Ai capi di R_T rapporto $V / I = R_T$




- Il gradino raggiunge la terminazione a t_P
  - t_P: tempo di propagazione o tempo di volo; dipende da P (velocità) e L (lunghezza)

- Se $R_T = Z_\infty$, V / I non varia (nessuna discontinuità)
  - La terminazione assorbe tutta l'energia dell'onda progressiva
  - Nessuna onda riflessa

- Se $R_T \neq Z_\infty$, V / I deve variare
  - R_T non assorbe tutta l'energia dell'onda progressiva
  - Si genera un'onda riflessa, che muove verso il driver

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Coefficiente di riflessione (Γ)

- Viene definito un coefficiente di riflessione Γ_T :

$$\Gamma_T = \frac{R_T - Z_\infty}{R_T + Z_\infty}$$

- Un'onda incidente (progressiva) V_p determina alla terminazione R_T un'onda riflessa V_r di ampiezza
  - $V_r = \Gamma_T V_p$
- In generale, l'onda riflessa dà una discontinuità da Z_∞ a Z_1 ha una ampiezza V_r :
  - $V_r = \Gamma_1 V_p$; con: $\Gamma_1 = (Z_1 - Z_\infty) / (Z_1 + Z_\infty)$
- Tensione totale sulla linea:
  - Somma, punto per punto, di onda incidente e onda riflessa

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Valori del coefficiente di riflessione

- Linea chiusa su $R_T = Z_\infty$ ($\Gamma_T = 0$)
  - Nessuna discontinuità, nessuna onda riflessa
  - Tutta l'energia incidente viene dissipata sulla resistenza

$$\Gamma_T = \frac{R_T - Z_\infty}{R_T + Z_\infty}$$


- Linea aperta: $R_T \rightarrow \infty$ ($\Gamma_T = 1$):
  - Corrente totale nulla; onda riflessa con $I_r = - I_i$
  - Onda di tensione riflessa di ampiezza pari a quella incidente
  - Tensione totale alla terminazione raddoppiata

- Linea in corto: $R_T = 0$ ($\Gamma_T = -1$):
  - Tensione totale alla terminazione nulla
  - Onda riflessa $V_r = - V_i$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Diagramma a traliccio

- Tensione in funzione del tempo *t* e della posizione *x*
  - L'onda riflessa si propaga verso il lato generatore e si può riflettere a sua volta se Γ_G è diverso da zero
    - Coefficiente di riflessione lato generatore, dipende da R_0



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tensione alla terminazione con $R_T > Z_{oo}$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Vista *x*,*t* del segnale su una linea

$V(t,x)$ su una linea di trasmissione pilotata da un gradino di tensione:
$\Gamma_T > 0$
$\Gamma_G > 0$

Tutti i gradini (diretti e riflessi) hanno la stessa polarità.

In ogni punto della linea è presente una gradinata monotona.




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Caso di adattamento: no riflessioni


$V(t,x)$ su linea pilotata con gradino di tensione

Terminazioni adattate (nessuna riflessione, $\Gamma = 0$)

Il gradino di tensione si sposta dal driver verso la terminazione, dove viene interamente assorbito




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Quando usare modelli a linee di trasmissione

- Il modello a linea di trasmissione è più accurato dei modelli *R L C*
- Usare il modello a linea se il conduttore non può essere considerato equipotenziale, ovvero quando
  - I tempi di transizione (salita/discesa: t_r / t_f) sono molto più piccoli del tempo di propagazione t_P
    - Valori indicativi di t_P: da 25 a 5 cm/ns (per 10 cm → 0,4 … 2 ns)
  - I modelli a linea sono necessari per collegamenti lunghi & segnali con transizioni veloci
    - Conta la ripidità dei fronti, non la frequenza di clock
- Altrimenti usare modelli concentrati

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Diafonia e crosstalk


- Crosstalk o diafonia
  - Passaggio di segnale tra due “canali”
    (separati nello spazio, nel tempo, nelle codifiche, …)
- Tra conduttori diversi
  - Accoppiamenti di tipo induttivo e capacitivo (raramente resistivo)
- Sullo stesso conduttore (GND → segnali + alimentazione)
  - Accoppiamento per maglie comuni
  - Correnti impulsive di alimentazione disturbano i segnali
- Nel dominio del tempo
  - “Code” nei simboli → interferenza intersimbolica (ISI)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Accoppiamento tra conduttori

- Tra conduttori vicini ci sono
  - Accoppiamenti induttivi (induttanza mutua LM)
  - Accoppiamenti capacitivi (capacità mutua CM)
- LM e CM sono distribuite su tutta la lunghezza del conduttore






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ridurre la pendenza dei fronti


$$Pendenza = \frac{\mathrm{d}v}{\mathrm{d}t} \approx \frac{\Delta V}{\Delta t}$$

- Ridurre ΔV
  - Famiglia transceiver a bassa escursione
  - Segnali differenziali, con effetti opposti che si compensano (LVDS)
- Aumentare Δt
  - Usare la logica più lenta (compatibilmente con le specifiche)

→ Criterio sempre valido perché riduce anche il consumo e i disturbi elettromagnetici




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Generazione e distribuzione di clock
Requisiti di clock nei sistemi moderni

- Componenti diversi di sistema usano diverse frequenze di clock
  - Processore: gamma GHz (1–5 GHz)
  - Memoria: centinaia di MHz (100–800 MHz)
  - Periferiche I/O: da kHz a GHz
- Tutte queste frequenze devono essere derivate da una fonte comune stabile
- Requisiti di clock evolvono con l'aumentare delle prestazioni dei sistemi
- Clock e sua distribuzione sono importanti per prestazioni e affidabilità sistema




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Generazione e distribuzione di clock
Generazione del clock

- Fonti primarie di clock
  - Oscillatori al quarzo: alta stabilità (ppm)
  - Circuiti phase-locked loop (PLL)
    - Moltiplicazione e divisione di frequenza
  - Generatori di clock integrati creano multiple frequenze da una singola fonte

© Analog Devices DS3231




© Texas Intruments LMK03806 ultra low-jitter, multi-rate clock generator




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Generazione e distribuzione di clock
Generazione del clock

- Parametri della qualità del clock
  - Stabilità nel tempo (drift)
  - Jitter (variazioni a breve termine)
  - Precisione (scostamento di frequenza)



© Keysight Learn




Copyright © 2012 Elsevier Ltd.

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Generazione e distribuzione di clock
Sfide nella distribuzione del clock

- Skew (asimmetria) → Differenze tempo di arrivo clock ai componenti
- Jitter → variazioni temporali nel segnale di clock
- Consumo energia rete di clock → fino a 30–40 % dell'energia totale
  - Anche problemi di interferenza elettromagnetica (EMI)
- Essenziale l'integrità del segnale durante la propagazione




© Bhatnagar, Aparna. Low jitter clocking of CMOS electronics using mode-locked lasers. Stanford University, 2005.

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Generazione e distribuzione di clock
Topologie di distribuzione del clock

- H-Tree (albero ad H)
- Struttura simmetrica che minimizza lo skew
- Vantaggi
  - Costo basso
    - Meno buffer
    - Meno interconnessioni
    - Bilanciamento selettivo (percorsi critici)
  - Progettazione semplice
- Svantaggi
  - Consumo di potenza superiore all'albero tradizionale (CTS)
  - Difficoltà di bilanciamento (sink potenza di due, area rettangolare libera)
- Indicato per requisiti rigorosi di skew, di latenza e decine di migliaia di sink




© Bhatnagar, Aparna. Low jitter clocking of CMOS electronics using mode-locked lasers. Stanford University, 2005.

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Generazione e distribuzione di clock
Topologie di distribuzione del clock

- Clock mesh → rete a griglia che distribuisce uniformemente il clock
- Vantaggi
  - Skew molto basso
  - Tolleranza alle variazioni di processo
- Svantaggi
  - Alto consumo energetico (carico elevato dei buffer dovuto alla capacità alta)
  - Grande area di silicio (molte più risorse di routing rispetto ad albero tradizionale CTS)




© AnySilicon. (2022). Ultimate Guide: Clock Tree Synthesis.


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Generazione e distribuzione di clock
Architetture ibride e ottimizzazioni

- Albero con collegamenti trasversali (riducono skew) → bilanciano *costo e prestazioni*
- Ibride fatte con mesh (di grana grossa) con alberi locali → bilanciano *area e skew*
- Considerazioni di design
  - Applicazione → arch.
  - Compromesso tra prestazioni, consumo energetico e area



Jung, Jinwook, Dongsoo Lee, and Youngsoo Shin. "Design and optimization of multiple-mesh clock network." In Springer International Publishing, 2014.





Shan, Chuan, Dimitri Galayko, François Anceau, and Eldar Zianbetov. "A reconfigurable distributed architecture for clock generation in large many-core SoC." ReCoSoC, 2014.

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Generazione e distribuzione di clock
Tecniche di ottimizzazione del clock

- Clock gating
  - Disattiva il clock ai componenti inattivi
  - Riduce il consumo di potenza dinamico
  - Circuito formato da porte logiche che controllano se il clock viene distribuito
- Inserimento di buffer
  - Mantengono l'integrità del segnale di clock su lunghe distanze
  - Ripristinano i fronti di salita/discesa
- Clock domain crossing (CDC)
  - Tecniche per trasferire dati tra domini di clock diversi
  - Essenziale per sistemi con multiple frequenze di clock






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Conclusioni (1/2)

- Modelli RC di ritardo tra porte logiche
  - Derivati dal modello del MOS non ideale (RON e C di gate)
  - Ritardo definito dall'attraversamento della soglia VT della porta a valle
    - Ritardi di propagazione in/out usano soglia "fittizia" posta al 50 % dell'escursione tra VL e VH
      - Comoda per caratterizzazione tramite misure
      - Ritardi 50 % si possono sommare in una catena di porte
  - Tempi di transizione 10 % - 90 %
  - Comportamento diverso porte CMOS rispetto a Open Drain
  - Effetto del carico (fanout)
  - Effetto porte pass-gate


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Conclusioni (2/2)

- Consumo di potenza
  - Potenza statica dovuta a correnti di perdita dei transistori
  - Potenza dinamica dovuta a commutazioni (carica e scarica) delle capacità
- Interconnessioni
  - Connessioni ideali hanno ritardo nullo
  - Connessioni reali aumentano i ritardi
  - Modelli RC (es. per connessioni in circuiti integrati)
  - Modelli a linea di trasmissione (es. piste su scheda, cavi)
  - Crosstalk
- Generazione e distribuzione del clock
  - PLL per moltiplicazione e divisione di frequenza
  - Reti simmetriche per ridurre lo skew

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Argomenti di approfondimento individuale


- A1) Ritardi con pass-transistor e transmission-gate
- A2) Effetti del rumore su segnali con transizioni lente e segnali differenziali
- A3) Distribuzione dell’alimentazione
- A4) Skew e jitter di clock

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi con pass-transistor e transmission-gate

A1

- Anche detti **pass-gate**: singolo MOS o coppia p-n in parallelo inserito in serie tra blocchi logici convenzionali
  - Inserisce una resistenza serie R_{ON} (confrontabile con R_O)




- Rimane valido il modello RC
  - Aumenta la costante di tempo (crescono R e C)
  - Evitare di inserire più pass-gate in serie

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto del rumore su segnali con transizioni lente

A2


- Segnale di ingresso V_I attraversa soglia V_T di una porta logica
  - Senza rumore, attraversamenti della soglia singoli e ben definiti



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Effetto del rumore su segnali con transizioni lente


- Segnale di ingresso V_I attraversa soglia V_T di una porta logica
  - Senza rumore, attraversamenti della soglia singoli e ben definiti
  - Il rumore causa attraversamenti multipli della soglia




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Porta logica con ingresso a trigger di Schmitt

- Utilizza due soglie: V_{T+} e V_{T-}
- Commuta quando V_I attraversa la soglia più esterna







2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Porta logica con ingresso a trigger di Schmitt

- Utilizza due soglie: V_{T+} e V_{T-}
- Commuta quando V_I attraversa la soglia più esterna
- Caratteristica con **isteresi**




- Usato per i segnali di ingresso esterni, soggetti a rumore e con fronti lenti



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Segnali differenziali


- Coppia di segnali con tensioni che variano in modo opposto
- Il valore logico viene codificato nella differenza di tensione tra due line
- Sono necessari
  - Circuiti TX e RX con uscite e ingressi complementari
  - Collegamenti con coppie di conduttori (linee differenziali)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Segnali differenziali

- Coppia di segnali con tensioni che variano in modo opposto
- Il valore logico viene codificato nella differenza di tensione tra due line
- Sono necessari
  - Circuiti TX e RX con uscite e ingressi complementari
  - Collegamenti con coppie di conduttori (linee differenziali)




- Vantaggi:
  - Maggiore immunità al rumore comune alle due linee: differenza di tensione lo «cancella»
  - Possibilità di ridurre le tensioni: possibile maggiore velocità e minore **consumo di potenza**

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Distribuzione dell'alimentazione
Fondamenti: definizione e importanza

A3


- Conversione e distribuzione dell'energia elettrica a tutti i componenti del sistema
- È essenziale per
  - Prestazioni sistema stabili e affidabili
  - Efficienza energetica
  - Durata dei componenti
  - Affidabilità complessiva del sistema
- Specifiche principali
  - Tensione specifica per componente
  - Tensione stabile con carichi variabili
  - Protezione componenti da variazioni di tensione dannose



© Bob York 2007, UC Santa Barbara ECE002


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Distribuzione dell'alimentazione
Architettura della distribuzione di potenza



© CHIPTRONIKS

- Power supply unit (PSU)
  - Tensione alternata → continua (da ac a dc)
- Voltage regulator modules (VRM)
  - Tensioni specifiche stabilizzate
- Fully integrated voltage regulator (FIVR)
  - Regolatori integrati nel die di silicio
- Distribuzione ai componenti
  - PCB: piani di alimentazione e tracce larghe (bassa resistenza)
- Condensatori di disaccoppiamento
  - Serbatoi locali di energia per ridurre ΔV per picchi di corrente
- Circuiti monitoraggio, protezione → sicurezza e stabilità
- Architettura tipica (PC/notebook, Arduino, Raspberry PI, …)
  - VRM su PCB (scheda madre): da 12 V (5 V, 3,3 V) → ~1,8 V
    - Perché l'adattatore notebook fornisce 19–20 V invece di ~5 V?
  - FIVR forniscono tensioni ottimali ai vari domini di tensione




@FS TECH

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Percorso delle correnti

- Tutte le correnti provengono dall'alimentatore
- Determinano cadute di tensione sulle induttanze


→ I consumatori 1 e 2 si disturbano a vicenda:
$V_1(I_2), V_2(I_1)$



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Condensatori di disaccoppiamento

- Le correnti impulsive vengono fornite dai condensatori C
- Percorrono solo le piste (a bassa impedenza) tra C e il componente attivo
- C viene ricaricato (lentamente) dall'alimentazione principale



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Valore dei condensatori di disaccoppiamento

- Scopo: limitare l'introduzione di ondulazioni su alimentazione e GND
- Q → Carica elettrica immagazzinata nel condensatore
- V → Tensione ai capi del condensatore
  - ΔV → Variazione massima di tensione ammessa
  - Δt → Durata dell'intervento del condensatore

$$\Delta Q = C \cdot \Delta V, \qquad i = \frac{\Delta Q}{\Delta t} = C \cdot \frac{\Delta V}{\Delta t} \Longrightarrow C = i \cdot \frac{\Delta t}{\Delta V}$$

  - Considerando la resistenza equivalente serie di C (ESR):

$$C = i \cdot \frac{\Delta t}{\Delta V - ESR \cdot i}$$




➔ Se ESR è alta → più condensatori in parallelo


➔ Si usano capacità C di disaccoppiamento multiple in parallelo, di diversi valori, per abbassare l'ESR su uno spettro ampio di frequenze (l'ESR dipende dalla frequenza in modo diverso per ciascun tipo di condensatore)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Distribuzione dell'alimentazione
Requisiti nei sistemi moderni

- Multiple linee di tensione
  - CPU: 0,8 V – 1,5 V
  - Memoria: 1,2 V – 1,8 V
  - I/O: 1,8 V – 3,3 V
- Specifiche critiche
  - Elevati requisiti di corrente (decine o centinaia di A)
  - Bassa tolleranza per variazioni di tensione ($\pm 5\,\%$ o meno)
  - Sequenziamento dell'alimentazione specifico
  - Risposta rapida ai cambiamenti di carico
- Power domains
  - Separati per differenti blocchi funzionali
  - Richiedono tensioni e controllo indipendente





ScotXW / CC-BY-SA-4.0 -- modified





ScotXW / CC-BY-SA-4.0 -- modified

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Skew e jitter di clock

- A causa delle interconnessioni (e di altre non idealità) il segnale di clock non arriva a tutti gli elementi sequenziali nello stesso istante
- Nella figura se t_{P2} e t_{P3} sono diversi
  - Nasce uno “skew" t_K del clock






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Skew e jitter di clock


- A causa delle interconnessioni (e di altre non idealità) il segnale di clock non arriva a tutti gli elementi sequenziali nello stesso istante
- Nella figura se t_{P2} e t_{P3} sono diversi
  - Nasce uno “skew" t_K del clock





- Variazione da periodo a periodo:
  - “jitter” t_j del clock





- t_k errore sistematico, t_j errore random

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini